### (19) Weltorganisation für geistiges Eigentum Internationales Büro



# 

(43) Internationales Veröffentlichungsdatum 20. September 2001 (20.09.2001)

### **PCT**

## (10) Internationale Veröffentlichungsnummer WO 01/69682 A2

(51) Internationale Patentklassifikation7:

(21) Internationales Aktenzeichen:

PCT/DE01/00908

H01L 29/00

(22) Internationales Anmeldedatum:

9. März 2001 (09.03.2001)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:

100 12 610.3

15. März 2000 (15.03.2000) DE

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE).

(72) Erfinder; und

- (75) Erfinder/Anmelder (nur für US): AHLERS, Dirk [DE/DE]; Friedrich-Loy-Strasse 5, 80796 München (DE). WERNER, Wolfgang [DE/DE]; Saebenerstrasse 256, 81545 München (DE).
- (74) Anwalt: KOTTMANN, Dieter; Müller & Hoffmann, Innere Wiener Strasse 17, 81667 München (DE).
- (81) Bestimmungsstaaten (national): JP, US.
- (84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).


#### Veröffentlicht:

ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts

[Fortsetzung auf der nächsten Seite]

(54) Title: VERTICAL HIGH-VOLTAGE SEMICONDUCTOR COMPONENT

(54) Bezeichnung: VERTIKALES HOCHVOLT-HALBLEITERBAUELEMENT



(57) Abstract: The invention relates to a vertical high-voltage semiconductor component, in which laterally extending semiconductor layers (3, 4) of alternating conductivity types are connected to a rear-mounted electrode via a conductive connection (5). The drift zone generated by these semiconductor layers (3, 4) lies outside the cell area and is connected to the latter by a component part. Zur Erklärung der Zweibuchstaben-Codes, und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

### Beschreibung

35

# Vertikales Hochvolt-Halbleiterbauelement

Die vorliegende Erfindung betrifft ein Hochvolt-Halbleiter-5 bauelement, mit einem Halbleitersubstrat eines ersten Leitungstyps, auf dem eine schwächer als das Halbleitersubstrat dotierte Halbleiterschicht eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps oder des ersten Leitungstyps als die Sperrspannung des Halbleiterbauelementes 10 aufnehmende Driftstrecke vorgesehen ist, in der zueinander abwechselnd lateral ausgerichtete Halbleitergebiete des ersten und des zweiten Leitungstyps vorgesehen sind. Außerdem betrifft die vorliegende Erfindung ein Hochvolt-Halbleiterbauelement mit einem MOS-Feldeffekttransistor, der in einem 15 Halbleitersubstrat ausgebildet ist und eine mit seiner Drainelektrode verbundene Driftstrecke aufweist.

Bei einem aus US 4 754 310 bekannten Halbleiterbauelement sind in eine Oberfläche eines Halbleiterkörpers zwei Tren-20 chelektroden im Abstand voneinander vorgesehen. Diese Trenchelektroden grenzen an Halbleiterbereiche unterschiedlichen Leitungstyps. Das heißt, eine erste Trenchelektrode grenzt an einen p-leitenden Bereich, während eine zweite Trenchelektrode in einem n-leitenden Bereich vorgesehen ist. Zwi-25 schen diesen beiden Bereichen unterschiedlichen Leitungstyps erstrecken sich lateral abwechselnd p- und n-leitende Gebiete, die elektrisch parallele Strompfade bilden, welche den Serienwiderstand im Bodybereich des Halbleiterbauelementes erheblich vermindern, ohne dessen Sperrfähigkeit zu beein-30 trächtigen.

Auch nach dem Kompensationsprinzip arbeitende Hochvolttransistoren haben sich lateral erstreckende und abwechselnd zueinander angeordnete n- und p-leitende Schichten, die bevorzugt durch Epitaxie hergestellt sind, wobei die Source- und Drainanschlüsse dieser Hochvolt-transistoren auf der gleichen Oberfläche eines Halbleiter-körpers vorgesehen sind.

Es gibt aber auch Hochvolt-DMOS-Transistoren, die ebenfalls nach dem Kompensationsprinzip arbeiten und hierzu in der sogenannten Aufbautechnik realisiert sind, bei der vertikal verlaufende n- und p-leitende säulenförmige Gebiete in der die Sperrspannung aufnehmenden Driftstrecke vorgesehen sind. Diese Hochvolt-DMOS-Transistoren zeichnen sich durch eine erhebliche Verminderung des Einschaltwiderstandes, also durch einen enormen Ron-Gewinn aus. Die bei der Aufbautechnik verwendete Mehrfachepitaxie verursacht aber relativ hohe Kosten. Zur Vermeidung dieser Kosten wurde daher bereits daran gedacht, die säulenartigen Gebiete durch Trenchätzen und nachfolgende epitaktische Auffüllung herzustellen. Trotz umfangreicher Versuche hat sich bisher aber noch kein Weg gefunden, der eine Fertigung derartiger Hochvolt-DMOS-Transistoren in großem Umfang in befriedigender Weise erlaubt.

20

30

5

10

15

Im Einzelnen ist aus DE 198 18 298 Cl ein superniederohmiger vertikaler MOSFET bekannt, bei dem Source und Gate auf einer Oberfläche eines Halbleiterkörpers und Drain auf der zur einen Oberfläche gegenüberliegenden Oberfläche des Halbleiterkörpers vorgesehen sind und bei dem im Halbleiterkörper in 25 einer Driftzone säulenartige, in der Richtung von der einen zur gegenüberliegenden Oberfläche verlaufende Zonen unterschiedlichen Leitungstyps angeordnet sind. Außerdem weist die Driftzone mehrere, sich senkrecht zu den säulenartigen Zonen erstreckende Bereiche abwechselnd entgegengesetzten Leitungstyps auf, die über die im gegenseitigen Abstand zueinander angeordneten säulenartigen Zonen kontaktiert sind. Dieser MOSFET wird durch Epitaxie- und Ionenimplantationsschritte hergestellt.

Im Einzelnen ist aus DE 198 18 298 Cl ein superniederohmiger 35 vertikaler MOSFET bekannt, bei dem Source und Gate auf einer Oberfläche eines Halbleiterkörpers und Drain auf der zur einen Oberfläche gegenüberliegenden Oberfläche des Halbleiterkörpers vorgesehen sind und bei dem im Halbleiterkörper in
einer Driftzone säulenartige, in der Richtung von der einen
zur gegenüberliegenden Oberfläche verlaufende Zonen unterschiedlichen Leitungstyps angeordnet sind. Außerdem weist
die Driftzone mehrere, sich senkrecht zu den säulenartigen
Zonen erstreckende Bereiche abwechselnd entgegengesetzten
Leitungstyps auf, die über die im gegenseitigen Abstand zueinander angeordneten säulenartigen Zonen kontaktiert sind.
Dieser MOSFET wird durch Epitaxie- und Ionenimplantationsschritte hergestellt.

10

15

20

25

Es ist daher Aufgabe der vorliegenden Erfindung, ein Hochvolt-Halbleiterbauelement anzugeben, das nach dem Kompensationsprinzip zu arbeiten vermag und relativ einfach herstellbar ist, so daß es sich durch niedrige Herstellungskosten auszeichnet.

Diese Aufgabe wird bei einem Hochvolt-Halbleiterbauelement nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß dadurch gelöst, daß die Halbleitergebiete des ersten Leitungstyps durch eine durch die Halbleiterschicht geführte elektrisch leitende Verbindung mit dem Halbleitersubstrat verbunden sind, auf dem eine erste Elektrode angeordnet ist, und daß die Halbleitergebiete des zweiten Leitungstyps durch eine durch die Halbleitergebiete geführte weitere leitende Verbindung mit einer auf der Halbleiterschicht vorgesehenen zweiten Elektrode verbunden sind.

Das erfindungsgemäße Hochvolt-Halbleiterbauelement ist so an sich ein Vertikal-Bauelement, da die beiden Elektroden auf einander gegenüberliegenden Oberflächen des Halbleiterchips vorgesehen sind. Es vereinigt aber in überraschend einfacher Weise die Vorteile von Lateralanordnungen und Vertikalanordnungen: Source- bzw. Drain-Anschluß eines sich vertikal erstreckenden Hochvolttransistors, der nach dem Kompensationsprinzip arbeitet, sind mit einer sich lateral ausdehnen-

den Driftstrecke versehen; dieser Source- bzw. Drain-Anschluß ist dabei so mit dem Halbleitersubstrat verbunden, daß eine Struktur mit gemeinsamer Source ("common source") oder mit gemeinsamer Drain ("common drain") entsteht.

5

10

15

20

25

30

Die Herstellungskosten für das erfindungsgemäße Hochvolt-Halbleiterbauelement sind erheblich reduziert, da die Halbleitergebiete des ersten bzw. zweiten Leitungstyps bildende n- bzw. p-(oder p- und n-)leitende Schichten in einem Epitaxieschritt hergestellt werden können und die leitenden Verbindungen beispielsweise ohne weiteres aus mit  $n^+$  oder  $p^+$ dotiertem polykristallinem Silizium aufgefüllten Trenchgräben zu bilden sind. Selbstverständlich können auch andere geeignete Materialien für diese leitenden Verbindungen gewählt werden. Dabei brauchen bezüglich der Form dieser Gräben und deren Oberflächenbeschaffenheit lediglich geringe Anforderungen erfüllt zu werden. Es muß nur sichergestellt werden, daß zwischen den Gräben und dem monokristallinen Halbleitermaterial, also vorzugsweise Silizium, ein pn-Übergang existiert, was durch Ausdiffusion erreicht werden kann.

Der Abstand zwischen den Halbleitergebieten des ersten und des zweiten Leitungstyps, also der Abstand zwischen n- und p-leitenden Schichten, läßt sich deutlich reduzieren, da dieser Abstand vollkommen unabhängig vom Raster der das Hochvolt-Halbleiterbauelement bildenden Zellen ist. Typische Maße für diesen Abstand zwischen den Halbleitergebieten des ersten und des zweiten Leitungstyps liegen zwischen 1 und 5 µm. Die gesamte Dicke aller Halbleitergebiete des ersten und des zweiten Leitungstyps kann beispielsweise zwischen 5 und 30 µm liegen, wobei aber auch geringere oder höhere Werte möglich sind.

Durch eine Reduktion des Abstandes zwischen den Halbleitergebieten, also des Schichtabstandes zwischen den n- und pleitenden Schichten kann die Dotierung der einzelnen Gebiete oder Schichten entsprechend erhöht werden.

Für einen Abstand von etwa 2  $\mu m$  zwischen den Halbleitergebieten bzw. Schichten und einer gesamten Dicke der Driftstrecke von etwa 20  $\mu m$  kann eine Reduzierung des Einschaltwiderstandes um einen Faktor von etwa 0,3 erwartet werden.

Von besonderem Vorteil ist es, daß bei dem erfindungsgemäßen Hochvolt-Halbleiterbauelement ein Randabschluß infolge des lateralen Konzeptes der einander abwechselnden Halbleitergebiete unterschiedlichen Leitungstyps grundsätzlich nicht erforderlich ist, was bei kleinen Chipflächen eine erhebliche Flächeneinsparung bedeutet.

15

20

25

30

35

10

5

Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß zusätzlich Feldplatten an der Unterseite und/oder Oberseite der Driftstrecke angebracht werden. Unter der Oberseite der Driftstrecke ist dabei die Chipoberfläche zu verstehen. Durch diese Feldplatten wird die Verteilung des elektrischen Feldes in der Driftstrecke in günstiger Weise beeinflußt, da die Feldplatten dieselbe Wirkung wie eine variable "Säulendotierung" der eingangs erwähnten säulenartigen Gebiete erzielen, indem mit ihnen der für eine Avalanchefestigkeit notwendige dachförmige Feldverlauf in der Driftstrecke eingestellt werden kann. Zur Erreichung einer solchen hohen Avalanchefestigkeit ist auch eine höhere Dotierung in den Halbleitergebieten bzw. Schichten zweckmäßig, da eine dynamische Feldänderung im Durchbruchfall erst bei relativ hohen Strömen einsetzt.

Zur Lösung obiger Aufgabe ist bei einem Hochvolt-Halbleiterbauelement mit einem MOS-Feldeffekttransistor, der in einem Halbleitersubstrat ausgebildet ist und eine mit seiner Drainelektrode verbundene Driftstrecke aufweist, vorgesehen, daß die Driftstrecke außerhalb des Source-Gate-Bereiches des MOS-Feldeffekttransistors gelegen und an diesem Bereich über ein Schaltelement angeschlossen ist. Das Schaltelement wird in bevorzugter Weise durch einen Junction-Feldeffekttransistor gebildet. Ist die Driftstrecke in der eingangs angegebenen Weise gestaltet, besteht der Junction-

Feldeffekttransistor aus den Halbleitergebieten des ersten 5 Leistungstyps und den durch diese unterbrochenen weiteren leitenden Verbindungen, wie dies weiter unten noch näher erläutert werden wird.

Bei diesem Hochvolt-Halbleiterbauelement ist die Pinch-off-10 Spannung (Abschaltspannung) des Junction-Feldeffekttransistors niedriger als die Durchbruchspannung zwischen den Halbleitergebieten des zweiten Leitungstyps und einer hochdotierten sourceseitigen "Säule" des ersten Leitungstyps, die im Source-Gate-Bereich bzw. Zellbereich die Halbleiter-15 gebiete des ersten Leitungstyps miteinander verbindet. Das heißt, der Junction-Feldeffekttransistor schaltet ab, bevor ein Durchbruch im Source-Gate-Bereich bzw. Zellbereich des Halbleiterbauelements auftreten kann.

20

25

35

Bei beispielsweise einer Konfiguration mit gemeinsamer Drain ist somit die die n-leitenden Gebiete verbindende n<sup>+</sup>-leitende Säule aus zum Beispiel polykristallinem Silizium nicht zwischen den beiden elektrisch leitenden Verbindungen vorgesehen, d. h. die Driftstrecke ist von dem Zellbereich getrennt. Außerdem ist der durch die leitenden Verbindungen und die Halbleitergebiete des zu diesen leitenden Verbindungen entgegengesetzten Leitungstyps gebildete Junction-Feldeffekttransistor so dimensioniert, daß dessen Pinch-off-Spannung kleiner als die Durchbruchspannung für die p-30 leitenden Halbleitergebiete und die sourceseitige  $n^+$ -leitende Säule ist.

Für eine Konfiguration mit gemeinsamer Source gelten bei entsprechender Änderung der Leitungstypen die gleichen Anforderungen.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

- Fig. 1 eine schematische Schnittdarstellung einer Konfiguration mit gemeinsamer Drain,
  - Fig. 2 eine schematische Schnittdarstellung einer Konfiguration mit gemeinsamer Source,
- 10 Fig. 3 eine schematische Schnittdarstellung eines konkreten Ausführungsbeispiels einer Source-Gate-Konfiguration für gemeinsame Drain und
- Fig. 4 einen Schnitt BB' durch das Ausführungsbeispiel von
  Fig. 3 und
  - Fig. 5 ein schematisches Ersatzschaltbild für das Ausführungsbeispiel der Fig. 3 und 4.
- Fig. 1 zeigt eine Diodenstruktur einer Konfiguration mit gemeinsamer Drain aus einem n<sup>+</sup>-leitenden Siliziumsubstrat 1,
  auf dem eine p<sup>-</sup>-leitende Siliziumschicht 2 vorgesehen ist.
  Anstelle der p<sup>-</sup>-leitenden Siliziumschicht 2 kann auch eine
  n<sup>-</sup>-leitenden Siliziumschicht verwendet werden. In dieser
- p-leitenden Siliziumschicht 2 befinden sich einander abwechselnd n- und p-leitende Gebiete oder Schichten 3, 4, die wie die Schicht 2 epitaktisch abgeschieden sein können. Die Schichten 3, 4 können eine Gesamtdicke d1 zwischen 5 und 30 µm haben, während der Abstand d2 zwischen den einzelnen Ge-
- 30 bieten oder Schichten 3, 4 zwischen 1 und 5 μm liegen kann. Selbstverständlich sind hier auch von den obigen Bereichen abweichende Abmessungen möglich. Ebenso ist das Halbleitermaterial nicht auf Silizium beschränkt. Vielmehr können auch andere Halbleitermaterialien, wie beispielsweise SiC, A<sub>III</sub>B<sub>V</sub>-
- 35 Halbleiter usw. zum Einsatz gelangen.

Wesentlich an der vorliegenden Erfindung ist nun, daß das n<sup>+</sup>-leitende Siliziumsubstrat 1, an dem ein Drainanschluß D angebracht ist, über eine leitende Verbindung 5 aus beispielsweise n<sup>+</sup>-leitendem polykristallinem Silizium mit den n-leitenden Gebieten oder Schichten 3 verbunden ist, und daß außerdem ein Sourceanschluß S über eine leitende säulenförmige Verbindung 6 aus beispielsweise p<sup>+</sup>-leitendem polykristallinem Silizium mit den p-leitenden Gebieten oder Schichten 4 verbunden ist. Anstelle von polykristallinem Silizium kann auch ein anderes geeignetes Leitermaterial verwendet werden, wie z. b. Metall.

5

10

Die leitenden Verbindungen 5, 6 können durch Trenchätzen, anschließendes Auffüllen dieser Trenche mit dem polykristallinen Silizium und Ausdiffusion zur Verlagerung des pn-Über-15 gangs in monokristallines Material in relativ einfacher Weise hergestellt werden, da die Anforderungen hinsichtlich der Form dieser Trenche und hinsichtlich der Oberflächenbeschaffenheit relativ gering sind: es ist lediglich erforderlich, daß die einzelnen Gebiete bzw. Schichten 3, 4 über die lei-20 tenden Verbindungen 5, 6 niederohmig mit den entsprechenden Anschlüssen D bzw. S verbunden sind. Anstelle von polykristallinem Silizium kann für die leitenden Verbindungen auch ein anderes Material, wie z. B. Metall oder insbesondere hochdotiertes Silizium verwendet werden. Der durch die Aus-25 diffusion gebildete pn-Übergang ist in Fig. 1 für die Verbindung 5 schematisch durch eine Strichlinie 14 dargestellt.

Fig. 2 zeigt eine schematische Darstellung der Source-Drain30 Anordnung einer Konfiguration mit gemeinsamer Source, wobei hier die mit den Bezugszeichen 1' bis 6' versehenen Teile gerade den zu den Teilen 1 bis 6 der Fig. 1 entgegengesetzten Leitungstyp haben. Das heißt, auf einem p<sup>+</sup>-leitenden Siliziumsubstrat 1' befinden sich eine n<sup>-</sup>-leitende Siliziumschicht, auf welcher wiederum einander abwechselnd p-leitende Gebiete oder Schichten 3' oder n-leitende Gebiete oder Schichten 4' angeordnet sind, wobei das Siliziumsub-

strat 1' über eine leitende Verbindung 5' aus p<sup>†</sup>-dotiertem polykristallinem Silizium mit den Gebieten oder Schichten 3' verbunden ist, während ein Drainanschluß D über eine n<sup>†</sup>-leitende Verbindung 6' aus polykristallinem Silizium an die n-leitenden Schichten 4' angeschlossen ist.

Zusätzlich zum Ausführungsbeispiel von Fig. 1 zeigt das Ausführungsbeispiel von Fig. 2 noch Feldplatten 7 bis 10, die, wie die Feldplatten 7 und 8 auf der Chipoberfläche in einer nicht gezeigten Isolierschicht vorgesehen sind oder sich, wie die Feldplatten 9 und 10, an der Unterseite der Gebiete 3' und 4' befinden. Die Feldplatten 7 und 8 können dabei beispielsweise aus Aluminium bestehen, während die Feldplatten 9 und 10 n<sup>†</sup>-leitende Zonen sind. Die Feldplatte 7 ist an die leitende Verbindung 5' angeschlossen, während die Feldplatte 8 floatend ist, und die Feldplatte 9 ist an die leitende Verbindung 6' angeschlossen, während die Feldplatte 10 floatend ist.

Durch diese Feldplatten kann die Verteilung des elektrischen Feldes in der Driftstrecke günstig beeinflußt werden, so daß die gleiche Wirkung wie mittels einer variablen Säulendotierung in Kompensationsbauelementen mit säulenartigen dotierten Gebieten erreicht wird.

25

30

35

5

10

15

In Fig. 1 ist wie in Fig. 2 der Zellbereich mit insbesondere einer Sourcezone sowie einer Gateelektrode zur Vereinfachung der Darstellung nicht gezeigt. Dieser Zellbereich kann aber in der in Fig. 3 dargestellten Weise gestaltet sein, auf welche nachfolgend näher eingegangen wird. Fig. 1 und Fig. 2 zeigen also im wesentlichen die Driftstrecke mit einer Länge 1, die ungefähr 50 µm betragen kann. Diese Driftstrecke kann sich jeweils beidseitig an einen Zellbereich anschließen, wobei auch mehrere Zellbereiche, jeweils unterbrochen durch eine Driftstrecke, vorgesehen werden können.

Fig. 3 zeigt die Source-Gate-Anordnung für eine Konfiguration mit gemeinsamer Drain, also für das Ausführungsbeispiel der Fig. 1. Zusätzlich zu Fig. 1 ist hier noch ein Zellbereich aus einer Gateelektrode 11 für einen Gateanschluß G, einer Sourcezone 12 in dem obersten p-leitenden Gebiet 4 und 5 einer  $n^+$ -leitenden Verbindung 13, die in gleicher Weise wie die Verbindung 5 aufgebaut ist, gezeigt. Der Bereich zwischen den beiden  $n^+$ -leitenden Verbindungen 5 und 13 in Fig. 3 bildet dabei eine Halbzelle. Die leitende Verbindung 5, die die einzelnen Gebiete oder Schichten 3 miteinander verbindet, muß dabei außerhalb des Bereiches zwischen der p<sup>+</sup>leitenden Verbindung oder "Sourcesäule" 6 und der n<sup>+</sup>leitenden Verbindung 13 liegen.

10

Ein durch die säulenförmigen Verbindungen 6 und die Schich-15 ten 3 gebildeter Junction-Feldeffekttransistor JFET (vgl. Fig. 4) sollte so dimensioniert sein, daß dessen Pinch-off-Spannung kleiner als die Durchbruchspannung zwischen den pleitenden Gebieten 4 und der n<sup>+</sup>-leitenden Verbindung 13 ist. Dadurch schaltet der Junction-Feldeffekttransistor ab, bevor 20 ein Durchbruch im Zellbereich oder in der Driftstrecke auftreten kann.

Fig. 5 zeigt noch ein Ersatzschaltbild des Hochvolt-Halbleiterbaulements von Fig. 3 und 4 mit einem MOS-Feldeffekttran-25 sistor aus dem Zellbereich, dem Junction-Feldeffekttransistor JFET, dessen Gate durch die Verbindungen 6 gebildet ist und dessen Kanal aus den n-leitenden Schichten 3 zwischen diesen Verbindungen 6 besteht, und Dioden Di aus den pn-Übergängen zwischen den Schichten 4 und 30 der leitenden Verbindung 5.

### Patentansprüche

- Hochvolt-Halbleiterbauelement mit einem Halbleitersubstrat (1, 1') eines ersten Leitungstyps, auf dem eine schwächer als das Halbleitersubstrat (1, 1') dotierte Halbleiterschicht (2, 2') eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps oder des ersten Leitungstyps als die Sperrspannung des Halbleiterbauelements aufnehmende Driftstrecke (1) vorgesehen ist, in der zueinander abwechselnd lateral ausgerichtete Halbleitergebiete (3, 4; 3', 4') 10 des ersten und des zweiten Leitungstyps angeordnet sind, qekennzeichnet, dadurch die Halbleitergebiete (3, 3') des ersten Leitungstyps durch eine durch die Halbleiterschicht (2, 2') geführte elektrisch leitende Verbindung (5, 5') mit dem Halbleitersubstrat (1, 15 1') verbunden sind, auf dem eine erste Elektrode (D; S) angeordnet ist, und daß die Halbleitergebiete (4, 4') des zweiten Leitungstyps durch eine durch die Halbleitergebiete (3, 4; 3', 4') geführte weitere leitende Verbindung (6, 6') mit einer auf der Halbleiterschicht (2, 2') vorgesehenen 20 zweiten Elektrode (S; D) verbunden sind.
- Hochvolt-Halbleiterbauelement nach Anspruch 1,
  d a d u r c h g e k e n n z e i c h n e t , daß
  die Halbleitergebiete (3, 3') des ersten Leitungstyps und
  die Halbleitergebiete (4, 4') des zweiten Leitungstyps
  schichtartig gestaltet sind.
- 3. Hochvolt-Halbleiterbauelement nach Anspruch 1 oder 2,
  30 dadurch gekennzeichnet, daß
  der Abstand zwischen den Halbleitergebieten (3, 3') des ersten Leitungstyps und den Halbleitergebieten (4, 4') des
  zweiten Leitungstyps etwa zwischen 1 und 5 µm beträgt.
- 35 4. Hochvolt-Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß

die Gesamtdicke der Halbleitergebiete (3, 4; 3', 4') des ersten und des zweiten Leitungstyps etwa zwischen 5 und 30 µm liegt.

- 5 5. Hochvolt-Halbleiterbauelement nach einem der Ansprüche 1 bis 4,
  - dadurch gekennzeichnet, daß die leitende Verbindung (5, 5') und die weitere leitende Verbindung 6, 6') aus dotiertem polykristallinem Silizium
- oder hochdotiertem monokristallinem Silizium oder Metall bestehen, und daß bei Verwendung von polykristallinem Silizium ein dadurch gebildeter pn-Übergang (14) durch Ausdiffusion im monokristallinen Bereich verläuft.
- 15 6. Hochvolt-Halbleiterbauelement nach einem der Ansprüche 1 bis 5,
  - g e k e n n z e i c h n e t durch Feldplatten (7 bis 9) auf der Oberseite und/oder Unterseite der Halbleitergebiete (3, 4; 3', 4').
- 20 7. F


30

- 7. Hochvolt-Halbleiterbauelement nach Anspruch 6, dad urch gekennzeichnet, daß die an der Unterseite der Halbleitergebiete (3, 4; 3', 4') gelegenen Feldplatten (9, 10) aus hochdotierten Bereichen
- 25 des zweiten Leitungstyps bestehen.
  - 8. Hochvolt-Halbleiterbauelement nach Anspruch 6 oder 7, da durch gekennzeichnet, daß die Feldplatten (7, 9) mit der leitenden Verbindung (5, 5') und/oder der weiteren leitenden Verbindung (6, 6') verbunden sind.
  - 9. Hochvolt-Halbleiterbauelement mit einem MOS-Feldeffekttransistor (T), der in einem Halbleitersubstrat ausgebildet
- 35 ist und eine mit einer Drainelektrode (D) verbundene Driftstrecke aufweist,
  - dadurch gekennzeichnet, daß

die Driftstrecke außerhalb des Source-Gate-Bereiches des MOS-Feldeffekttransistors (T) gelegen und an diesem Bereich über ein Schaltelement (JFET) angeschlossen ist.

- 5 10. Hochvolt-Halbleiterbauelement nach Anspruch 9, dad urch gekennzeichnet, daß das Schaltelement durch einen Junction-Feldeffekttransistor gebildet ist.
- 10 11. Hochvolt-Halbleiterbauelement nach Anspruch 9 oder 10, dad urch gekennzeichnet, daß die Driftstrecke nach einem der Patentansprüche 1 bis 8 gestaltet ist.

15






Fig. 3




Fig. 4




Fig. 5

